- Gate 类型从 3 种扩展至 9 种(OR/AND/NOT/T62P/T62D/RISING/FALLING/SR/RS) - 新增 delayMs、R/S 属性说明 - Comb 新增 id 属性(必填,后序遍历分配) - 组合链支持链级 Inputs (SR/RS 直接 Input 连接) - 数据结构扩展: PlcGate 新增 delayMs/rsSSrc/rsRSrc/combId, PlcLink 新增 dstPin - 解析/生成伪代码同步更新 - 新增 6.3 时序门示例 + 6.4 RS/SR 触发器示例 - 注意事项从 6 条扩展至 12 条 |
||
|---|---|---|
| .vscode | ||
| libiec61850 | ||
| mimo | ||
| release | ||
| src | ||
| test | ||
| .gitignore | ||
| AGENTS.md | ||
| requirements.toml | ||